(19)日本国特許广(JP)

(12) 公開特許公報(A)

(11)特許出顧公開發号

特開平9-102607

(43)公開日 平成9年(1997)4月15日

| (51) Int.CL ⁶ | 織別紀号 | 庁内整理番号 | ΡI | | | 技術表示體所 |
|--------------------------|-------------|---------|------|-------|------|--------|
| HOIL 29/7 | 8 | 9055-4M | HOIL | 29/78 | 657B | |
| # H01L 29/8 | 16 6 | 9065-4M | | | 653C | |
| | | | | 29/90 | Œ | |

審政語歌 有 - 商家項の数17 FD (全 14 円)


| (21)出顯路号 | 物顯平3-160633 | (71)出顧人 | 591077450 |
|--------------------------------------|-------------------------------------|---------|---|
| (22)出顧日 | 平成8年(1996)5月31日 | | シリコニックス・インコーポレイテッド SILICONIX INCORPORA TED |
| (31)優先機主張番号 (32)優先日 (33)優先權主張国 | 08/459, 555 1995年6月2日 米国 (US) | | アメリカ合株国カリフォルニア州95064・サンタクララ・ローレルウッドロード 2201 リチャード・ケイ・ウィリアムズ アメリカ合衆国カリフォルニア州95014・クーベルティーノ・ノーウィッチアベニュー 10292 弁理士 大島 陽一 (外1名) |

(54)【発明の名称】 トレンテゲートパワーMOSFET

(57)【要約】

【課題】 保護拡散領域を有するとともにセル密度の向上された、改善されたトレンチゲートMOSFETを提供すること。

【解決手段】 半導体材料と、半導体材料の表面に形成された海の中に配置されたゲートと、保護拡散領域とを含むトレンチゲートパワーMOSFETであって、海によって複数のMOSFETセルが固定され、MOSFETセルの各々は第1導電型のソース領域と前記ソース領域に開接した第2導電型のボディ領域とを含んでもり、ソース領域とボディ領域は海の側面に接しており、保護拡散領域は第2導電型であり、第1導電型の領域に 障後してダイオードを形成しており、ダイオードがMO



特闘平9-102607

1

【特許請求の範囲】

【請求項1】 半導体材料と、前記半導体材料の表面 に形成された潜の中に配置されたゲートと、保護拡散領 域とを含むトレンチゲートパワーMOSFETであっ て、

前記済によって複数のMOSFETをルが画定され、前記MOSFETをルの各々は第1導電型のソース領域と前記ソース領域に隣接した第2導電型のボディ領域とを含んでおり、

前記ソース領域と前記ボディ領域は前記漢の側面に接し 10 記載のMOSFET。 ており、 【論水項15】 前

前記保護拡散領域は第2導電型であり、第1導電型の領域に隣接してダイオードを形成しており、前記ダイオードが前記MOSFETセルの各々のチャネル領域に対し並列に接続されていることを特徴とするMOSFET。

【語求項2】 前記様がダイオードセルを画定しており、前記保護拡散領域が前記ダイオードセル内に配置されていることを特徴とする語求項1に記載のMOSFE T。

【請求項3】 前記半導体材料が、基板と、前記基板 20 の表面上に形成されたエピタキシャル層とを含むことを 特徴とする請求項2に記載のMOSFET。

【請求項4】 前記機の底面が前記エピタキシャル圏内に位置し、前記基板と前記エピタキシャル圏との幾界から解隔していることを特徴とする請求項3に記載のMOSFET。

【請求項5】 前記保護拡散領域の底面が前記エピタキシャル層内に位置し、前記基板と前記エピタキシャル層との従界から能隔していることを特徴とする請求項4 に記載のMOSFET。

【語求項6】 前記保護拡散領域が前記MOSFET セルの各々の前記ソース領域と短絡されていることを特徴とする請求項5に記載のMOSFET。

【請求項7】 前記ダイオードセルを複数含み、前記ダイオードセルが前記ゲートによって形成された格子内に規則的な間隔で配置されていることを特徴とする請求項2 に記載のMOSFET。

【請求項8】 各ダイオードセルにつき予め定められた数の前記MOSFETがあることを特徴とする請求項 7に記載のMOSFET。

【語求項9】 前記機の底面が前記基板内に位置していることを特徴とする請求項3に記載のMOSFET。 【語求項10】 前記保護拡散領域の底面が前記基板 していることを特徴とする請求項2に記載のMOSFE T.

【請求項13】 前記溝がストライプ状のセルの格子 を形成していることを特徴とする請求項2に記載のMO SFET。

【語求項14】 前記ゲートがゲート酸化膜によって 前記半導体材料から分離されており、前記ダイオードが 前記ゲート酸化膜に損傷を与えるような電圧より低いブレークダウン電圧を有することを特徴とする請求項9に 記載のMOSEET

【請求項15】 前記ダイオードをルに於いて、エピタキシャル層内の第1導電型の領域によって前記保護拡散領域が前記基板から分離されていることを特徴とする請求項11に記載のMOSFET。

【請求項16】 トレンチゲートパワーMOSFET であって、

基板と前記基板表面に形成されたエピタキシャル層とを 含む半導体材料と、

前記エピタキシャル層の表面に形成され前記基板内にまで逃在する滞の中に配置され、前記半導体材料から酸化 膜によって分解されたゲートとを有し、

前記港によって複数のMOSFETセルが画定され、前 記MOSFETセルの各々は第1導電型のソース領域と 前記ソース領域に隣接した第2導電型のボディ領域とを 含んでおり、

前記ソース領域と前記ボディ領域は前記簿の側面に接しており、

前記ボディ領域は第1導電型のドレイン領域に隣接して おり、前記ボディ領域と前記ドレイン領域とのPN接合 30 によってダイオードが形成されており

前記ダイオードが前記酸化漿に損傷を与えるような電圧 より低いブレークダウン電圧を有していることを特徴と するMOSFET。

【請求項17】 前記MOSFETをルの各々に於いて、前記ボディ領域が前記ソース領域に短絡されていることを特徴とする請求項16に記載のMOSFET。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はパワー電界効果トラ 40 ンジスタに関する。特に、シリコン表面に形成されたトレンチ(滞)内にゲートが配置された、酸化金属シリコン電界効果トランジスタ(MOSFET)に関する。

[0002]

http://www4.ipdl.ncipi.go.jp/NSAPITMP/web520/20041118000301134035.gif

11/17/2004

の側面に隣接して形成されるバーチカルチャネル内を流 れる。漢には導電性のゲート材料(通常、ドーピングさ れたポリシリコン)が充填され、ゲート材料は誘電体層 (道常、二酸化シリコン) によってシリコンから絶縁さ れる。

【0003】パワーMOSFETの2つの重要な特性 は、ブレークダウン電圧(即ちオフ状態において電流を 流し始める穹圧) とオン抵抗 (即ちオン状態における穹 流に対する抵抗)である。MOSFETのオン抵抗は、 通常、そのセル密度に直接的に影響される。単位面積当 10 たりのセルの数が多いほど、電流が通る絵「ゲート帳」 (各セルの周縁の周り) も大きくなるからである。MO SFETのブレークダウン電圧は、各MOSFETセル に於けるソース、ボディ、ドレイン領域の位置及びドー ピング機度に主に依存する。

【0004】このようなMOSFETは、典型的には、 高濃度にドーピングされたシリコン基板上に形成された 低濃度にドーピングされたエピタキシャル層内に形成さ れる。ゲートの溝は通常エピタキシャル層内へと延在 し、しばしば長方形であり、海の平らな底面はコーナー 20 によって画定されている。このような構造では、MOS FETがターンオフしているとき、電界がゲートの湯の コーナーの近傍で最大となるという問題が生じる。これ は、ゲート酸化膜の表面近傍に於けるアバランシェブレ ークダウン (なだれ降伏) 及び管突イオン化、それらの 結果生じるキャリアの生成に通じ得る。これらのキャリ アがシリコンとゲート酸化膜の間の境界部の平均自由行 程内で生成される場合、それらは境界部を通過するのに 十分なエネルギーを得ることができ、ゲート酸化膜内に 注入されるようになる。シリコン/二酸化シリコンのエ 30 キシャル圏が存在していない。 ネルギー障壁を越えることのできるキャリアは、しばし ば、「ホットキャリア(hot carrier)」と呼ばれる。 ホットキャリアの注入により、ゲート酸化膜が損傷され 闘値電圧が変化したり、トランスコンダクタンス(tran sconductance) またはオン抵抗が変化してMOSFET が損傷されたり破壊されたりすることがあり得る。

【0005】米国特許第5、072、266号明細書に は、MOSFETセル内に、港の底面の下に延在する深 い中央部ボディ拡散領域を形成するととによってゲート 近辺に於けるプレークダウンを抑制する技術が開示され 40 ている。この深い中央部拡散領域によって、ゲートから 離れたバルクシリコン内でプレークダウンが発生するよ うに電界が形成され、ホットキャリアがゲート酸化醇に

とに注意されたい。

【0006】深いP+拡散領域15のドーピング濃度 は、チャネル領域(点線で図示、符号17)内のP-ボ ディ16のドーピング濃度よりも高い。そのため、ゲー トの溝と溝の間の距離と、をある最小値以上に維持しな ければならない。そうしないと、深いP+領域の不絶物 がチャネル17内に拡散し、デバイスの閾値管圧V。が 上昇するからである。Ysの値は、ゲートの厚みととも に、セル密度を決め、MOSFETのオン抵抗を決定す る一助となる。

【0007】非常に低電圧でオン抵抗の小さいパワーM OSFETを製造するため、デバイスの寸法は全体的に スケールダウンされる。特に、セル密度が増加され、エ ピタキシャル層が薄くされる。エピタキシャル層は、ゲ ートの襟が高濃度にドーピングされた墓板中へと弧在し 得る程度にまで薄くされる。そのようなMOSFETを 図2AにMOSFET20として示す。

【0008】とのMOSFETでは全く新たな設計基準 が生じる。図2Aを参照されたい。ゲートの湯21のコ ーナー21CがN+基板13によって取り囲まれている ため、これらの場所では電圧は全てゲート酸化膜にかか る。シリコン内で生成されるホットキャリアは少ない が、ゲート酸化膜の強い電界によってデバイスの劣化ま たは損傷が生じ得る。ゲートがソース及びボディと概ね 等しい電圧にバイアスされている(即ちデバイスがター ンオフしている) ような場合、大きな問題となるのは、 海の底面に位置するゲート酸化膜がデバイスにかかる全 電圧を支えなければならないということである。 図1の 実施例と比較すると、この電圧の一部を吸収するエピタ

【0009】MOSFET20に対する等化回路を図2 Bに示す。ダイオードD。aはN-エピタキシャル層14 とP-ボディ領域22との間のPN接合を表す。キャバ シタC。はゲート酸化膜21Aの静電容置を表す。

[0010]

【発明が解決しようとする課題】従って、本発明の目的 は、保護領域を有するとともにセル密度の向上された、 改善されたトレンチゲートMOSFETを提供すること である。

[0011]

【課題を解決するための手段】本発明によるトレンチゲ ートMOSFETは、基板単体を含む半導体チップ内ま たは上にエピタキシャル層が形成された半導体チップ内

【0012】本発明のMOSFETは、ゲートの潜によって画定される複数のセルとして形成される。とれらのセルはどのような形とすることもできる。例えば、これらのセルは、正方形または六角形あるいは一連の平行なストライプまたは長方形とすることができる。

【0014】ある好適実施例では、保護拡散領域は、MOSFETの全体に、選択されたパターンで、全セルの中の適当な役つかのセルに形成される。

【0015】第2導電型の保護拡散層は、特に溝がエピタキシャル層内へと延在しているような実施形態に於いて、ゲート酸化膜にかかる電圧を低減し、溝のコーナーにおける電界を弱め、溝の近傍で発生するホットキャリアを制限するように働く。ダイオードは、特に溝が基板内へと延在しておりゲート酸化膜がMOSFETにかかる全電圧を支えなければならないような実施形態に於いて、電圧クランプとして働きゲート酸化膜にかかる電圧を制限する。

【りり16】ある好適実施例では、保護拡散領域を含むセル(「ダイオードセル")は、選択された数のアクティブMOSFETセル("アクティブセル")に対し一つというようにして、MOSFETの全体に反復的なパターンで設けられる。アクティブセル当たりのダイオードセルの数は、MOSFETの設計基準に基づいて定められる。一般に、例えば、より頻繁にブレークダウンすると予測されるMOSFETは、より多くの割合でダイオードセルを必要とする。

【0017】また、このダイオードセルは、ボディダイオードが順方向に導通するようにMOSFETが助作しているとき、ドレインからボディへのダイオード電流の大部分を担う。このような助作(Nチャネルデバイスに対する第3象現動作と呼ばれる)は、インダクタまたはモータがブッシェブルまたはブリッジ構造のMOSFE 40 T対によって駆励される場合に一般的に発生する。アクティブセルに大きなダイオード電流が流れることは、少数キャリアの整種に通じ得るため好ましくない。少数キ

【発明の実施の形態】本発明の第1実施例を図3に示す。トレンチゲートMOSFET30は、N+華板13の上面に形成されたN-エピタキシャル層14内に形成されている。溝32内に形成されたゲート31は、酸化膜31Aによって半導体材料から分離されている。また、MOSFET30のセル35は、P-ボディ領域33、浅いP+コンタクト領域33A、及びN+ソース領域34を含んでいる。金属層36はP-ボディ領域33とN+ソース領域34に接触し、それらを短絡している。

【0019】N+基板13はMOSFET30のドレインとして働き、底面から接触することができる。別の形態として、N+基板の代わりに埋め込みN+層をドレインとして用い、とのドレインに、例えばN+シンカー領域(sinker region)及び上面コンタクトのような手段によって、構造の上面側から接触することもできる。

【0020】隣接するセル37内には深い保護P+拡散 領域38が形成されている。拡散領域38はN-エピタ キシャル層14との間にPN接合を形成している。金属 20 層36は保護拡散領域38に接触しており、それによっ て PN接合39はセル35のチャネルに並列に接続さ れたダイオードとなっている。

【0021】保護拡散領域38は満32のコーナー近辺 に於ける電界強度及びそれによって生じるキャリアの生 成を制限する働きをし、それによってMOSFETセル 35では深い中央拡散領域が不要となっている。中央部 の深いP+拡散領域がないため、MOSFETセル35 の寸法は大幅に低減することができ、MOSFET30 のセル密度を大幅に向上することが可能となっている。 例えば、N+ソース領域34の各側の幅は約1.0 μm にまで減少させることができ、P-ボディ33用のP+ コンタクト領域と金属層36との間のコンタクトの幅は 約1. Oumにまで減少させることができる。従って、 溝31間の全幅は3.5μmのオーダーとすることがで きる。実用では、滞31間の全幅は5.()μ血に設定す ることができる。この値が、深い中央部拡散領域を含む MOSFETセル(図1参照)に対する最小幅である約 8. 0μμに対する。

【0022】図4Aは、図2Aに示したセルに似たMOSFETセル41を含むMOSFET40を図示している。即ち、漢43はN-エピタキシャル圏14を通り抜けてN+基板13内へと伸びており、セル41は中央部の深いP+拡散領域を含んでいない。関格するセル42

(5)

ート45とN+基板13の間の(即ち、ゲート酸化膜4 5Aにかかる)電圧が重要なファクタとなっている。こ のような配置は図4Bに於いてキャパシタCacによって 表されている。Pーボディ領域22とNーエピタキシャ ル層14の間のPN接合はダイオードDatによって表さ れており、P+拡散領域44とN+蟇板13の間のPN 接合はダイオードD。、ハ、によって表されている。図示 されているように、ダイオードDog と Dogg は両方と もMOSFETセル41のチャネルに対し並列に接続さ れている。

【0024】図5は、図1に示した従来のMOSFET 10の上面図である。保護用の深いP+領域15は各正 方形セルの中央に示されており、N+ソース領域12と ゲート11によって取り囲まれている。図5には4つの 完全なセルが図示されている。

【0025】図6は、図3に示したMOSFET30の 上面図である。図4Aに示したMOSFET40の上面 図も同様のものとなる。保護P+領域が各セルの中央部 からなくなっているためセルの寸法は小さくなってい ル"と呼ばれる) も示されている。 図6では、1 個のダ イオードセルがアクティブMOSFETセル8個(合計) セル9個) 毎に設けられている。

【0026】図7は、図6に示したセルの中の3つのセ ル(2つはアクティブMOSFETセルであり、1つは ダイオードセルである〉の、より詳細な上面図である。 この図で、Y,はトレンチゲート間の距離を表し、Y。は 湊の断面幅を(ゲート幅Wと泥印しないように)表す。 n個のセルにつき1つのダイオードセルが有るとする と、n個のセルの全面積Aは次の式によって与えられ る。

[0027]

 $A = (Y_c + Y_s)^3 + (n-1)^3 (Y_c + Y_s)^3$ $= n (Y_c + Y_s)^{-1}$

【0028】とれらのセルのうち(n-1)個がアクテ ィブMOSFETセルであるため、n個のセルに於ける 総ゲート幅Wは、

 $W = 4 Y_s (n-1)$

となる。

がどれだけ効率的に面積A内に詰め込まれるかを表す指 数) A/Wは.

 $A/W = \{\{Y_a + Y_i\}^{\top}/AY_i\} \times \{p/\{p-1\}^{\top}\}$

つれ1に近づく。この代償は、デバイスのセル密度の増 加によって得られる絵ゲート幅(従って電流容量)の増 加によって埋め合わされる。一般に、nは、予期される MOSFETのブレークダウン頻度によって決定され る。通常、より頻繁にブレークダウンすると予期される デバイスは、より小さなnを必要とする。即ちセルの総 数に対し、より多くのダイオードセルが必要となる。極 端な場合、2つに1つのセルが非アクティブ (即ちダイ オード) セルの場合、n=2、n/(n-1)=2であ 10 り、この標準の利点は殺分が制限されてしまう。一方、 セル21個につき1つしかダイオードセルがない場合、 n=21、n/(n-1)=21/20であり、実質的 にダイオードに対する代償はない。

【0031】結論として、バーチカルトレンチFET内 に非アクティブの深いP+セルを規則的に分布させて含 ませることにより、トレンテゲートの近傍またはコーナ 一に於けるキャリアの生成及び電界を制限する電圧クラ ンプ作用が得られる。従って、電気的なストレスが過度 に存在する場合に於けるデバイスの信頼性及び耐久性 る。P+拡散領域を含むセル(しばしば「ダイオードセ 20 が、オン抵抗またはセル密度を制限することなく向上さ れる。深いP+領域は灤のエッジまで延在する必要はな く、所塑に応じてそのセルの幾何学的大きさより小さく 作ることもできる。海がN+基板と重なっており、深い P+領域とN+基板との間にPINダイオードが形成さ れ得るような場合(図11参照)、深いP+領域は漢の 下まで延在する必要はない。PINダイオード(例えば 図11のダイオードD2)のブレークダウン宮圧を中間 または「固有"領域の幅及びドーピング濃度の関数とし て表すグラフが、「S.M.Sze,「Physics of Semiconduc 30 torDevices), Second Edition, John Wiley & Sons (1 981)、p.105, Fig.32" に示されている。この文献は本 出願に引証として加えられる。

【0032】図8は、セルがストライプ状に形成された 別の形態のMOSFETの上面図である。MOSFET 80では、セル81、82、83及び84がアクティブ MOSFETセルであり、セル85が保護P+鉱散鎖域 86を含むダイオードセルである。セル81万至84の 各々は、P+コンタクト領域87及びN+ソース領域8 8を含んでいる。コンタクトホール89(そのうち2つ 【①029】従って、幅に対する面積の比(ゲート幅型 40 が図8に示されている)は、金属層(図示せず)によっ て. AMOSFETセル81乃至84内のP+領域87 及びN+ソース領域88と、ダイオードセル85内のP +領域86を接触させるのに用いられる。コンタクトホ

9

ートが基板内へと延在しており、ゲートと基板の間の全 電圧が海の底部のゲート酸化膜にかかるような実施療根 に於いて生じる。二酸化シリコンは、約8 MV/cmの 電界に耐えることができる。安全ファクタとして5 0% を用い、ゲート酸化膜の両端に加えることのできる最大 電圧としてX_{0x}・4 MV/cmが本業界では考慮されて いる。ここでX_{0x}はゲート酸化膜の厚さをcmで表した ものである。従って、保護P+拡散領域によって形成さ れるダイオードのブレークダウン電圧は、X_{0x}・4 MV /cmより大きくないことが望ましい。例えば、400 10 本の厚さを有する酸化膜の場合、酸化膜は約3 2 Vで破 壊されるが、信頼できる動作条件として、最大電圧は1 6 Vに制限されるべきである。

【0034】図9乃至図11は本発明に基づく幾つかの別の実施騰揚の断面図である。図9は、湯がN+基板13内にまで延在するMOSFET92を表している。MOSFETセル93内には薄いN-エビタキシャル層が残っており、一方ダイオードセル94内では保護P+拡散領域がN+基板13の上面に達している。図10に示すMOSFET100では、MOSFETセル101内20のP-ボディ領域がN+基板13の上面にまで延在しており、エビタキシャル層14のN-ドーピング領域は残っていない。図11に示すMOSFET110では、P-またはN-にドーピングされた薄いエピタキシャル層14が各MOSFETセル111及びダイオードセル112内に残っている。

【0035】図9乃至図11に於いて、ダイオードD1はMOSFETセル内のPN接合を表しており、ダイオードD2は保護ダイオードセル内のPN接合を表している。また、キャパシタC1はゲート及びN+基板に接触 30したゲート酸化膜を表している。これらの3つの場合の全てに於いて、BVn1<50%・BVnの関係が保たれるべきである。ここでBVn1はダイオードD2のブレークダウン電圧であり、BVnはキャパシタC1のブレークダウン電圧である。また、ダイオードD2のブレークダウン電圧は基場合に於いてダイオードD1のブレークダウン電圧より小さい。

【0036】図12に示すMOSFET120は、図2 Aに示した従来のMOSFETに類似しているようにみ える。ダイオードD1は、浅いP+コンタクト領域、P 40 ーボディ及びN+基板の組合せによって各MOSFET セルの中央部に形成されるP1Nダイオードを表してい る。続いてドーズ登5×10"乃至5×10"で血ご、 エネルギー60keVでのイオン注入またはPOC1。 プリデボジションによって、ポリシリコンに焼をドービ ングし、シート抵抗として20万至70Q/□を得る。 Pチャネルデバイスの場合は、ポリシリコンにはイオン 着。MOSFET120では、P1NダイオードD1の 社入によりポロンがドービングされ、シート抵抗は終わ

【0037】別の実施機様を図13及び図14に示す。図13は図14の上面図において示されているラインXI IIA-XIIIAに沿って取られた断面である。MOSFET 130は、セル121を含むと共に、深いP+領域132を含むより帽の広いセル131も含んでいる。深いP+領域132は、セル121内のゲート酸化膜に対し保護機能を発揮すると同時に、N+ソース領域133を有しており、それ自身アクティブMOSFETをルとして働く。従って、セル131はMOSFETの全体的なセル密度を低下させるが、オン抵抗に関する代償の程度は、セル131が保護機能のみを果たし電流を担わない場合に較べて軽い。図12のMOSFET120と同様に、通常、セル121は深い保護P+領域が各セル内に含まれている場合と較べてより小さい。

【0038】本発明に基づくMOSFETの製造プロセスは数多くあるが、図15乃至図19に図3に示したMOSFET30の製造プロセスの一例を示す。

【0039】図15を参照されたい。製造プロセスは、 上にN-エピタキシャル層14が公知のプロセスを用い て形成された従来のN+基板13から始まる。

【0040】厚い酸化膜130を成長させ、マスクしてエッチングし、深いP+領域38が形成されるべき部分の上面に薄い酸化膜131を成長させる。続いて、薄い酸化膜131を適して、ドーズ置1×1017万至7×1017cm1、エネルギー60万至100KeVで、深いP+領域38を注入により形成する。結果として得られる構造を図15に示す。酸化膜130及び131はその後取り除く。

【0041】とのプロセスの1パージョンでは、厚い酸化膜132を成長させた後、深いP+領域38の上を除いてフォトマスクにより除去し、更に、薄い酸化膜133を成長させる。薄い酸化膜133をマスクし、図16に示すように、潜を形成すべき部分から除去する。続いてマスク及び公知の反応性イオンまたはプラズマドライエッチングを用いてエッチングし、潜を形成した後、ポリンリコンを潜の上面からあふれるまで満内に堆積される。続いてドーズ置5×10"万至5×10"cm"、エネルギー60keVでのイオン注入またはPOC!、プリデボジションによって、ポリシリコンに焼をドーピングし、シート抵抗として20万至70Q/□を得る。Pチャネルデバイスの場合は、ポリンリコンにはイオンは入によりポロンがドービングされ シート抵抗は概ね

する) ことにより、P-ボディ33を形成する。Pチャ ネルデバイスを製造するときも同様の方法を用いること ができるが、そのときは不純物を燐にする。結果として 得られる構造を図17に示す。

【0043】続いてマスク及び砒素のイオン注入によっ TN+ソース領域34を形成する(Pチャネルデバイス に対してはボロンイオンを注入する)。このイオン注入 はドーズ置5×1011万至1×1010cm-1、エネルギ -20万至100keVで行う。結果として得られる機 造を図18に示す。

【0044】N+ソース領域38を形成した後、新たな マスクを形成し、Pーボディを接続するのに用いられる 浅いP+鎖域33Aをイオン注入により形成する。この イオン注入はドーズ置1×1017万至5×1011c m⁻¹、エネルギー20万至80keVで行う。別の方法 として、図19に示すように、N+ソース領域/P+コ ンタクト領域及び深いP+領域に対するコンタクトホー ルを形成するのに用いるのと同じマスクを通してP型不 絶物を注入することにより、浅いP+領域33Aを形成 することもできる。この方法では若干のP型不純物がN 20 ある。 +ソース領域34に注入されるが、その置はN+ソース 領域のN型イオンの濃度に影響を与えるほど多くはな Ļ2。

【0045】その後、薄い酸化膜を熱酸化により形成す る。続いてボロフォスフォシリケイトガラス(Borophos phosilicate glass: BPSG)を標準の表面に被着さ せる。BPSGは一時的に850℃乃至950℃に加熱 され滑らかに流れて、ダイの表面形状を平坦にする。エ ッチングによって酸化膜及びBPSG層にコンタクトホ ールを形成した後、金属層36を被着し、コンタクトホ 30 説明するための図である。 ールを通してソースとボディ領域と深いP+領域を接続 する。こうして図3に示したMOSFET30が形成さ れる。

【0046】その後ダイをSINまたはBPSGによっ て被覆保護し、ボンディングを容易にするためのバッド マスク窓 (pad mask window) をエッチングにより形成

【0047】上述した実施例は例示的なものであり限定 的なものではない。当業者には本発明の広い範囲に基づ く様々な別の実施感憶が明らかであろう。

【図面の簡単な説明】

【図1】漢のコーナーに於ける電界を低減するための深 い中央部拡散領域を含む従来のトレンチゲートMOSF

【図4】A及びBからなり、Aは濃が基板内にまで延在 しており、隣接するMOSFET内に保護拡散領域を含 む本発明に基づく第2英能例の断面図であり、Bは図4 AのMOSFETに対する等価回路である。

【図5】従来のMOSFETセルの上面図である。

【図6】本発明に基づくセルが正方形のMOSFETの 上面図である。

【図7】図6のセルが正方形のMOSFETの詳細な上 面図である。

【図8】本発明に基づくセルがストライプ状のMOSF ETの上面図である。

【図9】本発明に基づく第2実施例の別の筋面図であ

【図10】本発明に基づく第3実施例の断面図である。

【図11】本発明に基づく第4実施例の断面図である。

【図12】本発明に基づく第5 実施例の断面図である。

【図13】広い保護用セルを含む第6実施例の断面図で ある。

【図14】広い保護用セルを含む第6実施例の上面図で

【図15】図3に示したMOSFETの製造プロセスを 説明するための図である。

【図16】図3に示したMOSFETの製造プロセスを 説明するための図である。

【図17】図3に示したMOSFETの製造プロセスを 説明するための図である。

【図18】図3に示したMOSFETの製造プロセスを 説明するための図である。

【図19】図3に示したMOSFETの製造プロセスを

【符号の説明】

10 MOSFETth

11 ゲート(トレンチゲート)

12 N+ソース領域

13 N+基板 (ドレイン)

14 N-エピタキシャル層(N-Ep!)

15 深いP+拡散領域

16 P-#F1

17 チャネル領域

40 20 MOSFET

21 湊

21A ゲート酸化膜

210 溢のコーナー

13

(8)

特闘平9-102607

14


- 34 N+ソース領域
- 35 MOSFETUL
- 36 金属層
- 37 ダイオードセル
- 38 深いP+拡散領域
- 39 PN接合
- 40 MOSFET
- 41 MOSFETセル
- 42 ダイオードセル
- 4.3 湊
- 4.4 P+拡散領域
- 45 ゲート
- 45A ゲート酸化膜
- 80 MOSFET
- 81~84 MOSFETth
- 85 ダイオードセル
- 86 保護P+拡散領域
- 87 P+コンタクト領域
- 88 N+ソース領域
- 89 コンタグトホール
- 90 コンタクトホール
- 91 ゲート
- 92 MOSFET

*93 MOSFETEN


- 94 ダイオードセル
- 100 MOSFET
- 101 MOSFETER
- 110 MOSFET
- 111 MOSFETTA
- 112 ダイオードセル
- 120 MOSFET
- 121 MOSFETth
- 10 130 MOSFET
 - 131 MOSFETTA
 - 132 深いP+鎖域
 - 133 N+ソース領域
 - C1 キャパシタ
 - Can キャパシタ
 - D1 ダイオード
 - D2 ダイオード
 - Dos ダイオード
 - Dr. /n. ダイオード
- 20 V.。 デバイスの閾値電圧
 - Y。 ゲートの港と港の間の距離
 - Y。 漢の断面幅

*

[図2]




[201]



B

(9)

特闘平9-102607




(10)特関平9-102607 [図8] [図16] μ. 33 N-Epi 14 N小基础 <u>13</u> [図9] [図17] 深いやも 字02 N-Epi 14 N小数板 <u>13</u> 以十些极 13 [図10] [218]


http://www4.ipdl.ncipi.go.jp/NSAPITMP/web520/20041118000607657154.gif

(11)


特闘平9-102607









[図12]



[図13]







【手統領正書】

【提出日】平成8年10月24日

【手続絹正1】

【補正対象書類名】明細書

【補正対象項目名】0021

【補正方法】変更

【補正内容】

【0021】保護拡散領域38は滞32のコーナー近辺に於ける電界強度及びそれによって生じるキャリアの生成を制限する働きをし、それによってMOSFETセル35では深い中央拡散領域が不要となっている。中央部の深いP+拡散領域がないため、MOSFETセル35の寸法は大幅に低減することができ、MOSFET30のセル密度を大幅に向上することが可能となっている。例えば、N+ソース領域34の各側の帽は約1.0μmにまで減少させることができ、Pーボディ33用のP+コンタクト領域と金属層36との間のコンタクトの幅は約1.0μmにまで減少させることができる。従って、滞32間の全幅は3.5μmのオーダーとすることができる。等目では 溢32間の全幅は5.0μmに設定す

【補正内容】

【0040】厚い酸化膜<u>140</u>を成長させ、マスクしてエッチングし、深いP+領域38が形成されるべき部分の上面に薄い酸化膜<u>141</u>を成長させる。続いて、薄い酸化膜<u>141</u>を通して、ドーズ置1×10¹⁴乃至7×10¹⁵ cm²、エネルギー60乃至100KeVで、深いP+領域38を注入により形成する。結果として得られる構造を図15に示す。酸化膜<u>140</u>及び<u>14</u>1はその後取り除く。

【手続網正3】

【補正対象書類名】明細書

【補正対象項目名】0041

【補正方法】変更

【補正内容】

【0041】とのプロセスの1バージョンでは、厚い酸化膜142を成長させた後、深いP+領域38の上を除いてフォトマスクにより除去し、更に、薄い酸化膜14 3を成長させる。薄い酸化膜143をマスクし、図16 に示すように 満を形成すべき部分から除去する。続い

http://www4.ipdl.ncipi.go.jp/NSAPITMP/web520/20041118000629589345.gif

ドーピングし、シート抵抗として20乃至70Q/□を得る。Pチャネルデバイスの場合は、ポリシリコンにはイオン注入によりボロンがドーピングされ、シート抵抗は概ね40万至120Q/□となる。マスクによって保護されたところを除いてポリシリコンを滯の衰面と平坦になるまでエッチバックし、その後金属と接触できるようにする。

【手続浦正4】

【補正対象書類名】明細書

【補正対象項目名】0042

【補正方法】変更

【補正内容】

【0042】続いて薄い酸化膜143を通してイオン注※

*入する(例えば、ドーズ量1×10¹³ 乃至4×10¹⁴ cm² . エネルギー40乃至100keVでボロンを注入する)ことにより、Pーボディ33を形成する。Pチャネルデバイスを製造するときも同様の方法を用いることができるが、そのときは不純物を焼にする。結果として得られる機造を図17に示す。

【手続浦正5】


【補正対象書類名】図面

【補正対象項目名】図9

【補正方法】変更

【補正內容】

[図9]



【手統領正6】


【補正対象書類名】図面

【補正対象項目名】図15


【補正方法】変更

【補正内容】

[図15]



【手統領下7】



【手統領正8】 【補正対象書類名】図面 【株工社会で日久】図入

【補正対象項目名】図17


【補正方法】変更

【補正内容】

【図17】

(14)

特闘平9-102607



PATENT ABSTRACTS OF JAPAN

(11) Publication number:

09-102607

(43) Date of publication of application: 15.04.1997

(51)Int.CI.

H01L 29/78 // H01L 29/866

(21) Application number: 08-160633

(71)Applicant: SILICONIX INC

(22) Date of filing:

31.05.1996

(72)Inventor: WILLIAMS RICHARD K

(30)Priority

Priority number : 95 459555

Priority date : 02.06.1995


Priority country: US

(54) TRENCH GATE POWER MOSFET

(57) Abstract:

PROBLEM TO BE SOLVED: To provide an improved trench gate MOSFET, which has a protective diffusion region and in which cell density is increased.

SOLUTION: A trench gate power MOSFET contains a semiconductor material, gates 31 arranged into trenches formed to the surface of the semiconductor material and a protective diffusion region. A plurality of MOSFET cells 35 are demarcated by the trenches, each of the MOSFET cells 35 comprises first conductivity source regions 34 and second conductivity body regions 33 adjoined to the source regions, the source regions 34 and the body regions 33 are brought into contact with the side faces of the trenches, the protective diffusion region is formed in a second conductivity, diodes 37 are formed while being adjoined to the first conductivity regions, and the diodes 37 are connected in parallel with each channel region of the MOSFET cells 35.



LEGAL STATUS

[Date of request for examination]

24.10.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

Searching PAJ Page 2 of 2

converted registration]

[Date of final disposal for application]

[Patent number] 2988871

[Date of registration] 08.10.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office